Metodologias para desenvolvimento de Mapas Auto-organizáveis de Kohonen executados em FPGA
| dc.contributor.advisor | Del Moral Hernandez, Emílio | |
| dc.contributor.author | Sousa, Miguel Angelo de Abreu de | |
| dc.date.accessioned | 2021-12-10T17:06:14Z | |
| dc.date.available | 2021-12-10T17:06:14Z | |
| dc.date.issued | 2018 | |
| dc.description.abstract | Dentro do cenário de projeto de circuitos elétricos orientados para o processamento de redes neurais artificiais, este trabalho se concentra no estudo da implementação de Mapas Auto-organizáveis (SOM, do inglês, Self-Organizing Maps) em chips FPGA. A pesquisa aqui realizada busca, fundamentalmente, responder à seguinte pergunta: como devem ser projetadas as arquiteturas computacionais de cada etapa de processamento do SOM para serem adequadamente executadas em FPGA? De forma mais detalhada, o trabalho investiga as possibilidades que diferentes circuitos de computação do SOM oferecem em relação à velocidade de processamento, ao consumo de recursos do FPGA e à consistência com o formalismo teórico que fundamenta esse modelo de rede neural. Tal objetivo de pesquisa é motivado por possibilitar o desenvolvimento de sistemas de processamento neural que exibam as características positivas típicas de implementações diretas em hardware, como o processamento embarcado e a aceleração computacional | pt_BR |
| dc.description.abstract2 | In the context of design electrical circuits for processing artificial neural networks, this work focuses on the study of Self-Organizing Maps (SOM) executed on FPGA chips. The work attempts to answer the following question: how should the computational architecture be designed to efficiently implement in FPGA each one of the SOM processing steps? More specifically, this thesis investigates the distinct possibilities that different SOM computing architectures offer, regarding the processing speed, the consumption of FPGA resources and the consistency to the theory that underlies this neural network model. The motivation of the present work is enabling the development of neural processing systems that exhibit the positive features typically associate to hardware implementations, such as, embedded processing and computational acceleration | en |
| dc.format.mimetype | application/pdf | |
| dc.identifier.bibliographicCitation | SOUSA, Miguel Angelo de Abreu de.Metodologias para desenvolvimento de Mapas Auto-organizáveis de Kohonen executados em FPGA. 2018. Tese (Doutorado em Engenharia de Sistemas Eletrônicos) – Universidade de São Paulo, São Paulo, 2018. | |
| dc.identifier.uri | https://doi.org/10.11606/T.3.2018.tde-06092018-091449 | |
| dc.identifier2.lattes | 0722315364640409 | |
| dc.publisher | Universidade de São Paulo (USP) | |
| dc.publisher.campi | SÃO PAULO | |
| dc.publisher.program | Engenharia de Sistemas Eletrônicos | |
| dc.rights | Attribution-NonCommercial-NoDerivs 3.0 Brazil | |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/3.0/br/ | |
| dc.subject | Circuitos FPGA | |
| dc.subject | Processamento de imagens | |
| dc.subject | Reconhecimento de padrões | |
| dc.subject | Redes neurais | |
| dc.title | Metodologias para desenvolvimento de Mapas Auto-organizáveis de Kohonen executados em FPGA | pt_BR |
| dc.title.alternative | Methodology for the development of Kohonen's self-organizing maps implemented in FPGA | en |
| dc.type | Teses e Dissertações |