Metodologias para desenvolvimento de Mapas Auto-organizáveis de Kohonen executados em FPGA

dc.contributor.authorSOUSA, Miguel Angelo de Abreu de
dc.date.accessioned2021-12-10T17:06:14Z
dc.date.available2021-12-10T17:06:14Z
dc.date.issued2018
dc.description.abstractDentro do cenário de projeto de circuitos elétricos orientados para o processamento de redes neurais artificiais, este trabalho se concentra no estudo da implementação de Mapas Auto-organizáveis (SOM, do inglês, Self-Organizing Maps) em chips FPGA. A pesquisa aqui realizada busca, fundamentalmente, responder à seguinte pergunta: como devem ser projetadas as arquiteturas computacionais de cada etapa de processamento do SOM para serem adequadamente executadas em FPGA? De forma mais detalhada, o trabalho investiga as possibilidades que diferentes circuitos de computação do SOM oferecem em relação à velocidade de processamento, ao consumo de recursos do FPGA e à consistência com o formalismo teórico que fundamenta esse modelo de rede neural. Tal objetivo de pesquisa é motivado por possibilitar o desenvolvimento de sistemas de processamento neural que exibam as características positivas típicas de implementações diretas em hardware, como o processamento embarcado e a aceleração computacionalpt_BR
dc.identifier.urihttp://repo.ifsp.edu.br/123456789/248
dc.subjectMapas Auto-organizáveispt_BR
dc.subjectRedes neurais artificiaispt_BR
dc.subjectArquitetura de Circuitos Elétricospt_BR
dc.subjectSelf-Organizing Maps (SOM)pt_BR
dc.titleMetodologias para desenvolvimento de Mapas Auto-organizáveis de Kohonen executados em FPGApt_BR
Arquivos
Pacote Original
Agora exibindo 1 - 1 de 1
Carregando...
Imagem de Miniatura
Nome:
Metodologias para desenvolvimento.pdf
Tamanho:
7.44 MB
Formato:
Adobe Portable Document Format
Descrição:
Licença do Pacote
Agora exibindo 1 - 1 de 1
Carregando...
Imagem de Miniatura
Nome:
license.txt
Tamanho:
1.71 KB
Formato:
Item-specific license agreed upon to submission
Descrição: