Mestrado em Automação e Controle de Processos

URI Permanente para esta coleção

https://repositorio.ifsp.edu.br/handle/123456789/323

Navegar

Navegando Mestrado em Automação e Controle de Processos por Autor "Azevedo, Renan Airosa Machado de"

Agora exibindo 1 - 1 de 1
  • Imagem de Miniatura
    Item
    Desenvolvimento de um algoritmo em FPGA para detecção automática de eventos anormais em sinais elétricas
    (Instituto Federal de Educação, Ciência e Tecnologia de São Paulo (IFSP), 05/04/2016) Azevedo, Renan Airosa Machado de; Campo, Alexandre Brincalepe
    Neste trabalho é apresentado o desenvolvimento de um algoritmo em FPGA baseado na técnica estatística de correlação para criar um sistema automático de detecção de eventos anormais em sinais elétricos. A implementação desta técnica pode ser considerada um primeiro passo no desenvolvimento de osciloscópios digitais de alto desempenho com possibilidade de expansão de suas funcionalidades. A escolha desta linha de pesquisa ocorreu por conta da ocorrência cada vez maior de eventos indesejados em sinais elétricos, principalmente devido à alta integração de transistores em circuitos integrados. Estas ocorrências podem causar falhas em produtos após seu lançamento no mercado devido aos osciloscópios não possuírem uma arquitetura que permita capturar cem por cento dos eventos durante a fase de validação e teste. Isto ocorre porque todos os osciloscópios possuem um intervalo de tempo conhecido como dead time, em que o instrumento fica impossibilitado de detectar qualquer sinal por conta da realização de tarefas relacionadas ao processamento e exibição dos dados na tela. Com base nestes desafios, este trabalho apresenta uma alternativa para lidar com o teste de integridade de sinais, por meio de um algoritmo implementado em FPGA que resultou na detecção de todos os eventos aleatórios perante as condições de teste estipuladas por este trabalho. No final do trabalho são apresentados os desafios encontrados durante a etapa de desenvolvimento, principalmente em relação à dificuldade em programar um código otimizado o suficiente para este tipo de aplicação, de maneira a garantir que o chip FPGA tenha os recursos de hardware necessários para reproduzir o funcionamento esperado do sistema. Por fim, algumas limitações do trabalho são explanadas para o desenvolvimento de futuras pesquisas.